DSA – 高性能數字人工智能加速器設計工程師

主要職責

1. 負責面向Transformer、CNN、大模型等AI負載的高性能數字加速器架構設計，包括PE陣列、數據流、緩存、調度、稀疏/門控/量化等；
2. 參與AI加速器RTL設計、功能驗證、綜合、時序分析、低功耗優化、DFT；
3. 與算法團隊協同，開展算法—架構聯合優化，提升加速器效能、面積效率與吞吐率；
4. 搭建仿真、FPGA原型與芯片測試平台，評估TOPS/W、TOPS/mm²、延遲、面積、精度等指標；
5. 跟蹤數字AI加速器、存算一體、邊緣智能等前沿技術，撰寫技術文檔、專利與論文。

任職要求

1. 持有效澳門居民身份證；
2. 微電子、集成電路、計算機、電子工程、人工智能或相關專業本科及以上學歷；
3. 熟悉Verilog/SystemVerilog、Python/C++，掌握主流EDA工具與數字前端流程；
4. 了解計算機體系結構、數字電路、低功耗設計、AI加速器原理；
5. 了解量化、稀疏、門控、數據流優化等技術，有Transformer/CNN/ResNet加速器經驗者優先；
6. 有FPGA、ASIC流片經驗者優先；
7. 具備良好的團隊協作、學習能力、問題排查與文檔撰寫能力；
8. 有企業實習/工作經驗者優先。